此条目没有列出任何参考或来源。 (2018年4月20日)维基百科所有的内容都应该可供查证。请协助补充可靠来源以改善这篇条目。无法查证的内容可能会因为异议提出而被移除。
此条目需要扩充。 (2018年4月20日)请协助改善这篇条目，更进一步的信息可能会在讨论页或扩充请求中找到。请在扩充条目后将此模板移除。
指令周期（Instruction cycle），又称提取－执行周期（fetch-and-execute cycle）是指CPU要执行一条机器指令经过的步骤，由若干机器周期组成。
不同的机器分解指令周期的方式也不同，有的处理器对每条指令分解出相同数量的机器周期（即使某些简单的指令可以在更少的机器周期内完成），另一些处理器根据指令的复杂程度分解出不同数量的机器周期
取得指令：CPU内有程序计数器（PC），它储存下一个要执行的指令的地址。处理器按PC储存的地址，经主记忆体取得指令的内容，PC加1，经数据总线将指令存入指令寄存器（IR）。
解码指令：将指令寄存器（IR）内的指令译成机器语言。
执行指令
储存结果
一共是4步
前两步称为提取周期，后两步为执行周期。
查论编处理器技术模型顺序模型
图灵机
通用
波斯特-图灵机
量子
传动带机器（英语：Belt machine）
堆叠结构机器
有限状态机
具数据通路（英语：Finite state machine with datapath）
分层（英语：Hierarchical state machine）
队列（英语：Queue automaton）
寄存器机
计数器
指针（英语：Pointer machine）
随机存取机
随机存取储存程式机
函数式模型
递归函数
Λ演算
组合子逻辑
细胞自动机
架构
微架构
冯·诺伊曼结构
哈佛架构
修正哈佛架构（英语：Modified Harvard architecture）
资料流架构（英语：Dataflow architecture）
传输触发
元胞（英语：Cellular architecture）
字节序
异构（英语：Heterogeneous System Architecture）
Fabric（英语：Fabric computing）
多元处理
认知计算
神经形态（英语：Neuromorphic engineering）
内存访问
非均匀访存模型(NUMA)
均匀访存模型(UMA)
载入/存储（英语：Load/store architecture）
寄存器/存储器（英语：Register memory architecture）
缓存层级（英语：Cache hierarchy）
缓存层级（英语：Cache hierarchy）
记忆体阶层
虚拟内存
第二级存储器
指令集架构类型
复杂指令集(CISC)
精简指令集(RISC)
专用指令集处理器
显式数据图像并行（英语：Explicit_data_graph_execution）(EDGE)
TRIPS（英语：TRIPS architecture）
超长指令集(VLIW)
显式并行指令运算(EPIC)
最小指令集（英语：Minimal_instruction_set_computer）(MISC)
单一指令集(OISC)
无指令集（英语：No instruction set computing）(NISC)
零指令集(ZISC)
比较（英语：Comparison of CPU architectures）
指令集
x86
ARM
MIPS
LoongArch
PowerPC
SPARC
IA-64
Unicore（英语：Unicore）
MicroBlaze（英语：MicroBlaze）
RISC-V
LMC（英语：Little man computer）
其他（英语：List of instruction sets）
执行指令流水线
流水线停顿
操作数转发（英语：Operand forwarding）
经典 RISC 流水线（英语：Classic RISC pipeline）
危障
数据依赖
数据危障
结构危障
控制危障
伪共享
乱序执行
托马苏洛算法
保留站
重排序缓冲区
寄存器重命名
推测执行
分支预测
存储相关性预测（英语：Memory dependence prediction）
并行计算并行层次
位级并行
位序列（英语：Bit-serial architecture）
字
指令级并行
流水线
标量
超标量
任务并行
线程
进程
数据并行
向量
记忆体
分布式
执行绪
多执行绪
同时多线程
超执行绪
超执行绪
超级线程（英语：Super-threading）
预测多线程（英语：Speculative multithreading）
抢占式
协作式
费林分类法
单指令流单数据流(SISD)
单指令流多数据流(SIMD)
寄存器内（英语：SIMD within a register）
单指令多线程（英语：Single instruction, multiple threads）(SIMT)
多指令流单数据流(MISD)
多指令流多数据流(MIMD)
单程序多数据（英语：SPMD）
电脑性能
晶体管数量
每周期指令(IPC)
每指令周期(CPI)
每秒指令(IPS)
每秒浮点运算次数(FLOPS)
每秒事务处理量 (TPS)
效能功耗比(PPW)
类别（维基数据：Q124996351）
中央处理器(CPU)
图形处理器(GPU)
图形处理器通用计算(GPGPU)
向量处理器
桶状（英语：Barrel processor）
串流处理
辅助处理器
特殊应用集成电路(ASIC)
现场可编程逻辑门阵列(FPGA)
复杂可编程化逻辑装置(CPLD)
多芯片模组(MCM)
封装体系(SiP)
按应用
微处理器
单片机(MCU)
移动处理器（英语：Mobile processor）
笔记本电脑处理器（英语：Notebook processor）
超低电压（英语：Ultra-low-voltage processor）
专用指令集处理器(ASIP)
片上系统
片上系统(SoC)
多处理器片上系统（英语：Multi-processor system-on-chip）(MPSoC)
可编程片上系统(PSoC)
片上网络（英语：Network on a chip）(NoC)
硬件加速
人工智能加速器
视觉处理单元(VPU)
物理处理器(PPU)
数字信号处理器(DSP)
张量处理器(TPU)
安全加密协处理器
网络处理器
基频处理器
字长
1位
4位元
8位元
12位元
15位
16位元
24位元（英语：24-bit computing）
32位元
48位元（英语：48-bit computing）
64位元
128位元
256位
位元分割（英语：bit slicing）
其他
可变字长
核心数量
单核
多核
众核（英语：Manycore processor）
异构
组件
核心
缓存
CPU缓存
置换机制
一致性
总线
时钟频率
定时器讯号
先进先出算法(FIFO)
功能单元
算术逻辑单元(ALU)
地址生成单元(AGU)
浮点运算器(FPU)
内存管理单元(MMU)
载入-存储单元（英语：Load–store unit）
转译后备缓冲区(TLB)
内存控制器(IMC)
逻辑门
组合逻辑电路
时序逻辑电路
Glue（英语：Glue logic）
逻辑门
量子闸
逻辑门阵列（英语：Gate array）
寄存器
寄存器
状态寄存器（英语：Status register）
栈寄存器（英语：Stack register）
寄存器堆
记忆体缓冲区
程式计数器
总线
位址总线
控制总线
后端总线
控制单元
指令单元（英语：Instruction unit）
缓冲器
写入缓冲区（英语：Write buffer）
微程序ROM
计数器
数据通路
数据选择器
数据分配器
加法器
乘法器
CPU倍频器
译码器
地址解码器（英语：Address decoder）
加和寻址解码器（英语：Sum addressed decoder）
桶式移位器
电路
集成电路
3D
混合讯号
电源管理
布尔（英语：Boolean circuit）
数字
模拟
量子
开关
电源管理
电源管理单元（英语：Power Management Unit）(PMU)
高级电源管理
高级配置与电源接口(ACPI)
动态时钟频率调整
动态电压调节
时钟门控
效能功耗比(PPW)
空闲竞争（英语：Race to sleep）
相关内容
通用CPU历史（英语：History of general-purpose CPUs）
微处理器年代表（英语：Microprocessor chronology）
处理器设计
数字电路
硬件安全模块
半导体制造
Tick-Tock
推测执行漏洞集合
这是一篇与计算机相关的小作品。您可以通过编辑或修订扩充其内容。查论编